ISE Design Suiteの：システム版
の包括的なスイートを提供しています
統合開発環境、ソフトウェアツール、構成ウィザード、
あなたのデザインを容易にし、IP
と柔軟性のすべてを利用する
プログラマブル·プラットフォームによって提供される。
ザイリンクスCORE GeneratorSystem、
ISEのすべてのエディションに含まれている
デザイン·スイートは、設計時間を短縮
非常にへのアクセスを提供することにより、
パラメータ化された知的財産
（IP）は、ザイリンクスFPGA用と含まれています
ISE Design Suiteのインチ利用できる
ユーザーがカスタマイズできるIP機能の範囲
一般的に使用されてから、複雑で
そのような思い出やFIFOとして機能し、
システムレベルのビルディング·ブロックのような
フィルタや変換など。これらを使用して、
IPブロックは、数ヶ月に日数を保存することができます
設計時間。高度に最適化されたIP
FPGA設計者が努力を集中することができます
建物の設計に迅速にしながら
に製品を持って支援