HDL.Works.IO.Checker.v2.1.R3
Date: 2012-02-03 14:46Origin: unknown Editer: admin Click:
分でPCBとFPGA間、FPGAのIOピン数百の確認 - 大規模FPGAを使用する場合、FPGAのピンがあることを確認している製造、PCB上にある 右側の信号に接続する面倒な作業です。 FPGA側の ピンは、
分でPCBとFPGA間、FPGAのIOピン数百の確認
- 大規模FPGAを使用する場合、FPGAのピンがあることを確認している製造、PCB上にある
右側の信号に接続する面倒な作業です。 FPGA側の
ピンは、最上位を形成するHDLの信号に割り当てられている
ロジックは、FPGA上に実装されています。基板側にピンがなければなりません
他のコンポーネントに接続する適切なネットに接続
PCB上。 FPGAとPCBの実装がしばしば行われるため、
パラレル、使用される信号名は常に同じではありません。ようにするには
物事さらに悪いことに、それは頻繁にピンスワップを行う必要がある
PCB配線の問題を防ぐことができます。これらのピンスワップは両方作られている必要があり
FPGAとPCB上。これはほとんどの場合手作業であり、として
現在のデバイスは、1500ピンの上に、間違いは容易に作られています。
インテリジェントな検証
Recommend: HDL.Works.IO.Checker.v2.1.R3
The URL is: http://www.cad99.com/HDL-Works-IO-Checker-v2-1-R3/
|
------line----------------------------